Help
Options
Didn't know it?
click below
click below
Knew it?
click below
click below
Don't Know
Remaining cards (0)
Know
retry
shuffle
restart
0:00
Embed Code - If you would like this activity on your web page, copy the script below and paste it into your web page.
Normal Size Small Size show me how
Normal Size Small Size show me how
Tech Info
| Term | Definition |
|---|---|
| JK Flipflop | J - set 1, K - set 0, J&K - toggle 1&0 |
| D Flipflop | D - outputs D value |
| T Flipflop | T=1 - toggles along Taktflanke T=0 - output stays the same JK to T flipflop by setting J&K=1 |
| SR Flipflop | Set (S=1) output=1, danach ist wechsel von S auf 0 unwichtig, erst bei R=1 wieder wichtig | Reset(R=1) output = 0 |
| Def: Synchron | ein Taktsignal über den Zeitpunkt der Zustandswechsel bestimmt, Alle Flipflops schalten zur gleichen Zeit |
| Primblock | maximal großer Block, d. h. ein Block in einem KV Diagramm, der nicht mit einem anderen Block zu einem größeren Block verschmolzen werden kann |
| Block | Feld von einem KV diagram |
| Darstellung von Gleitkommazahlen nach IEEE 754 Single Precision(32bit) & Double Precision(64bit) | Single Precision(32bit) V(1bit) Exponent(8bit) Mantisse(23bit) Double Precision(64bit) V(1bit) Exponent(11bit) Mantisse(52 bit) |
| Kommutativgesetze(K) | a ∧ b = b ∧ a | a ∨ b = b ∨ a |
| Distributivgesetze(D) | a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) | a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) |
| Inverse Elementen(I) | a ∧ ¬a = 0 | a ∨ ¬a = 1 |
| Neutrale Elementen(N) | a ∧ 1 = a | a ∨ 0 = a |
| Assoziativgesetze(A) | a ∧ (b ∧ c) = (a ∧ b) ∧ c = a ∧ b ∧ c | a ∨ (b ∨ c) = (a ∨ b) ∨ c = a ∨ b ∨ c |
| Idempotenzgesetze(ID) | a ∧ a = a | a ∨ a = a |
| Absorptionsgesetze(AB) | a ∨ (a ∧ b) = a | a ∧ (a ∨ b) = a |
| Gesetze von DeMorgan(M) | ¬(a ∨ b) = ¬a ∧ ¬b | ¬(a ∧ b) = ¬a ∨ ¬b |
| Auslöschungsgesetze(L) | a ∧ 0 = 0 | a ∨ 1 = 1 |
| Gesetz der Doppelnegation(DN) | ¬¬a = a |
| Disjunktive Minimalform im KV Diagramm | Bilde blöcke aus 1er |
| Konjunktive Normalform im KV Diagramm | Bilde blöcke aus 0er |
| XOR Gatter | (=1) Exclusives OR A|B|Y 0|0|0 0|1|1 1|0|1 1|1|0 |
| Welche Rechenregeln der Schaltalgebra entsprechen den Huntington’schen Axiomen und die dazugehörige Formeln | Kommutativgesetze: a ∧ b = b ∧ a | a ∨ b = b ∨ a Distributivgesetze: a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) | a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) Neutrale Elementen: a ∧ 1 = a | a ∨ 0 = a Inverse Elementen: a ∧ ¬a = 0 | a ∨ ¬a = 1 |
| OR Gatter | (>=1) A|B|Y 0|0|0 0|1|1 1|0|1 1|1|1 |
| AND Gatter | (&) A|B|Y 0|0|0 0|1|0 1|0|0 1|1|1 |
| NAND Gatter | (AND output Negiert) A|B|Y 0|0|1 0|1|1 1|0|1 1|1|0 |
| NOR Gatter | (OR output Negiert) A|B|Y 0|0|1 0|1|0 1|0|0 1|1|0 |
| Paritätsfunktion | Hat den Wert 1 wenn die Kombinationen der Eingangsvariablen eine ungerade Anzahl an Einsen aufweisen |
| Flipflop schaltverhalten | Schalten bei Taktflanken(CLK) |
| Latch schaltverhalten | Schalten während der Taktphase(CLK) |
| MUX | Multiplexer(steuer^2=# inputs)2in-1s,4in-2s,8in-3s | Steuersignal(s) steuert welchen input durchgeleitet wird | s2,s1,s0 in binary + 1 = welchen input durchgeleitet wird | inputs 1 -> n von oben nach unten |
| DEMUX | Demultiplexer(steuer^2=# inputs)2in-1s,4in-2s,8in-3s | Steuersignal(s) steuert welchen input durchgeleitet wird | sn..s2s1s0 in binary = welchen input durchgeleitet wird | inputs 0 -> n von oben nach unten |
| Halbaddierer | Addiert zwei Binärziffern | Ergebnis ist der Summenwert und ein Übertrag(carry) | Es werden 2 Eingänge und zwei Ausgänge benötigt(z und c) |
| Volladdierer | Addiert zwei mehrstellige Binärziffern mit Berücksichtigung eines Übertrags |
| Carry-Ripple-Addierer | Sequenzielle Aneinanderschaltung von Volladdierern | Hohe laufzeit weil das carry-bit durchgereicht werden muss |
| Register Funktion | Speicherung von Datenworten | -Typische Wortbreite: 8, 16, 32, 64 oder 128 Bit | -Jedes Bit wird in einem separaten Flipflop gespeichert | --Registerbreite = Anzahl der Flipflops | --Alle Flipflops werden über den gleichen Takt gesteuert |
| Register Anwendung | Standardspeicher in Prozessoren | -Mehrere für den Benutzer sichtbare Register | -Viele interne Register für Zwischenergebnisse |
| Schieberegister Aufbau | Mehrere in Serie geschaltete Flipflops -synchron getaktet -Das Ausgangssignal wird mit jeder Taktflanke nach rechts weitergereicht |
| Schieberegister Anwendung | Serielle Datenübertragung -Parallel-Seriell-Wandler -Seriell-Parallel-Wandler Rechenoperationen -Schieben nach links: Multiplikation mit 2 -Schieben nach rechts: Division durch 2 Verzögerung |
| BCD 255 to BCD | Binary Coded Decimal 255 to BCD 2(0010) 5(0101) 5(0101) 0010 0101 0101 |
| Befehlsklassen eines Rechners | Arithmetische Befehle (z.B. Addition) Logische Befehle (z.B. UND) Bitmanipulationsbefehle (z.B. Shift) Sprung- und Testbefehle (z.B. JMP, BRZ) Transportbefehle (z.B. LDA) Steuerbefehle (z.B. HALT, NOP) |
| Bus Systeme | Datenaustausch Unidirektionaler Bus in einer Richtung Bidirektionaler Bus in beiden Richtungen Parallele Bussysteme (8, 16, 32, 64-Bit) - mehreren Sammelleitungen Serielle Bussysteme(Einzelne bits nacheinander) Maximal eine Sender, n Empfänger |
| Instruktionszähler (PC-Register) | Speicheradresse zum nächsten ausführbaren Befehl. Zum Laden eines Befehls wird Registerinhalt zur Adressierung verwendet und anschließend um eins erhöht. Sprung an eine feste Speicherstelle wird durch einfaches Überschreiben des PC-Registers erreicht. |
| Statusregister (SR) | Wird vom Rechenwerk beschrieben z.B. Carry-Bit, Negativ-Bit, Zero-Bit |
| Stapelregister (Stack Pointer (SP)) | Zur Verwaltung von Unterprogrammen |
| Halbleiter | einen Festkörper, den man hinsichtlich seiner elektrischen Leitfähigkeit sowohl als Leiter als auch als Nichteiter betrachten kann |
| Halbleiter Dotierung mit Donatoren | Atomen die ein Elektron mehr haben. |
| Halbleiter Dotierung mit Akzeptoren | mit Atomen die ein Elektron weniger haben |
| 4 Komponente einer von-Neumann-Architektur und deren Funktionen | Speicherwerk-beeinhaltet Programme(nicht veränderbar) und Daten(veränderbar), Zugriff vom steuerwerk | Steuerwerk-Koordiniert Ablauf(verbindung zu andere komponenten) | Rechenwerk-arbeitet Rechenaufgaben ab | Ein/Ausgabewerk- Ein und Ausgabe von und an |
| Dioden | Halbleiterbauelemente, die Strom nur in einer Richtung durchlassen. Sie bestehen aus den zwei Elektroden Anode und Kathode und lassen nur dann einen Stromfluss zu, wenn die Anode positiver ist als die Kathode. |
| Transistor | aktives Bauelement, das als stromgesteuerte Stromquelle beschrieben werden kann | kleiner Basis-Strom steuert den größeren Kollektor-Emitter-Strom |
| MOS | Metal Oxide Semiconductor (Metall-Oxid-Halbleiter). MOS-Transistoren sind sogenannte Feldeffekttransistoren (FET): Steuerung durch Wirkung eines elektrischen Feldes. Unipolar, da pn-Übergänge gleichgepolt |
| TTL | Transistor-Transistor-Logik | Bekannteste bipolare Schaltkreisfamilie | Günstige Produktion | Gute Leistungsfähigkeit | Moderate Verlustleistung |
| CMOS | Complementary MOS-Logik | Einfacher kompakter Aufbau | Reine Spannungssteuerung | Sehr kleine Leistungsaufnahme im statischen Betrieb | Kein statischer Stromverbrauch | Geringe Wärmeentwicklung auf Chip | Ideal für Hochintegration |
| BiCMOS | Kombination von Feldeffekttransistoren und Bipolartransistoren Eingang und logische Verknüpfung in CMOS Ausgangsstufe Bipolar Awendungen z.B. im Bereich von leistungselektronischen Schaltungsteilen |
| Wandeln sie 3576,7415 vom 8er ins 16er system | | 3 | 5 | 7 | 6 |,| 7 | 4 | 1 | 5 | zu binary |011|101|111|110|,|111|100|001|101| 4er gruppen |0111|0111|1110|,|1111|0000|1101| zu Hex 77E,F0D |
| Eine zahl(ohne nachkomma) in ein anderes system | zahl(z) : system(s) = zahl/system mit Rest(r) | z : s = x0 r0 | x0 : s = x1 r1 | x1 : s = x2 r2 | x2 : s = x3 r3 | So lange bis xn=0 | Dann r von unten nach oben lesen | r3 r2 r1 r0 |
| Nachkomma anteil in ein anderes system | 0,zahl(z) : system(s) = zahl X system z : s = x0,y0 (x ist vorkomma, y ist nachkomma) y0 : s = x1,y1 y1 : s = x2,y2 y2 : s = x3,y3 So lange bis angegebe nachkommastellen erreicht sind oder yn=0 Dann x von oben nach unten lesen 0,x1 x2 x3 |
| ISO - 8859 | 8-bit Codefamilie | 15 verschiede Teilnormen | Code 000-127 bei allen Teilnormen gleich(entspricht ASCII-Code) | Die Teilnorm ISO-8859-1 entspricht dem ANSI-Code |
| Unicode | Universelle Symbolentabelle Zeichen sind binär codiert mit 5+16=21 bit 17 Codebereiche(Planes) mit je 65536 möglichkeiten Basic Multilingual Plane(BMP) Ersten 256 zeichen BMP=ISO 8859-1 Codierung Unicode - Universal Transformation Format(UTF-8,16,32) |
| Disjunktive Minimalform = Disjunktive Normalform | Konjunktive Minimal form = Konjunktive Normalform | Geben sie alle vierstellige funktionen an | Minimalform = Normalform g.d.w keine benachbarten symbole | 1 bei disjunktive, 0 bei konjunktive | Schachbrett muster im KV diagramm | f1 = a xor b xor c xor d | f2 = a <-> b <-> c <-> d |
| Tristate technologie verwendung? | Tristate technologie wird zur ankopplung mehrere ausgangssignale auf einer physikalisch gemeinsame leitung verwendetet(Bus) |
| Störabstand berechnen | VOH - VIH | VIL - VOL | Min wert von beiden = Statischer Störabstand |
Created by:
germanyjr112
Popular Computers sets